8月7日消息，通用芯粒互連聯盟（UCIe）發布其2.0規范。

UCIe 2.0 規范重點引入可管理性功能（可選）以及UCIe DFx 架構（UDA），可以測試、遙測和調試每個芯粒的管理結構，實現了與供應商無關的芯片互操作性，為SiP管理和DFx操作提供了靈活統一的方法。

UCIe2.0規范還支持3D封裝，相比較2D和2.5D封裝架構，可提供更高的帶寬密度和更高的能效。UCIe-3D優化了混合鍵合（hybridbonding），具有凸點間距功能，凸點間距可大至10-25微米，小至1微米或更小，以提供靈活性和可擴展性。

UCIe 2.0規范另一個特點是優化了互操作性和符合性測試的封裝設計。符合性測試的目的是根據已知的良好參考UCIe實現驗證被測設備（DUT）的主頻段支持功能。UCIe 2.0為物理、適配器和協議符合性測試建立了初步框架。

UCIe 2.0規范的亮點：

全面支持具有多個芯片的任何系統級封裝（SiP）結構的可管理性、調試和測試。

支持3D封裝，顯著提升帶寬密度和功率效率。

改進的系統級解決方案，其可管理性被定義為芯片堆棧的一部分。

針對互操作性和合規性測試優化的封裝設計。

完全向后兼容UCIe 1.1和UCIe 1.0。

（JSSIA整理）